2. Loudness (BENAR)
2. Echoic Memory (BENAR)
3. Menganggap Semua User Tidak Bisa Mendisain Interface (SALAH)
4. Menganggap Semua User Memiliki Kemampuan Yang Sama Dengan Perancang (BENAR)
2. Kapasitas Long Term Memory Yg Tdk Terbatas (BENAR)
3. Mekanisme Konsentrasi Yang Kuat (BENAR)
4. Pemrosesan Yang Lambat (SALAH)
2. Subtituvity (SALAH)
tugas 9
Diposting oleh
Alfian P Nugroho
Pukul
07.23
Untuk menjawab soal, gunakan petunjuk berikut ini:
Jawablah A apabila Pilihan Jawaban 1, 2 dan 3 BENAR
Jawablah B apabila Pilihan Jawaban 1 dan 3 BENAR
Jawablah C apabila Pilihan Jawaban 2 dan 4 BENAR
Jawablah D apabila Pilihan Jawaban 4 saja yang BENAR
1. Yang termasuk dalam Karakteristik Suara yaitu :
1. Timbre (BENAR)
3. Pitch (BENAR)
4. Amplify (SALAH)
JAWAB : [A]
2. Berikut ini yang merupakan Sensor Memory adalah :
1. Iconic Memory (BENAR)
3. Haptic Memory (BENAR)
4. Static Memory (SALAH)
JAWAB : [A]
3. Yang termasuk Kesalahan Krusial dalam Perancangan Interfaces adalah :
1. Menganggap Semua User Tidak Bisa Menggunakan Komputer (SALAH)
2. Menganggap Semua User Memiliki Kemampuan Yang Sama (BENAR)
JAWAB : [C]
4. Yang merupakan Good Human Ability adalah :
1. Kemampuan Memahami Yang Tinggi (BENAR)
JAWAB : [A]
5. Prinsip yang tidak mempengaruhi flexibility suatu sistem adalah :
1. Dialog Initiative (SALAH)
3. Customizability (SALAH)
4. Consisntency (BENAR)
JAWAB : [D]
Langganan:
Posting Komentar (Atom)
Blog Saya
Kata Mutiara

Artikel
Waktu
Sponsor & Iklan
Masukkan Code ini K1-1E6E82-1
untuk berbelanja di KutuKutuBuku.com
Enaknya Berbagi
Pengikut
Link ELKOM
Tayangan halaman minggu lalu
Entri Populer
-
TUGAS FPGA 1. Library IEE: use IEEE.std_logic_unsigned.all; use IEEE.math_real.all; use IEEE.math_complex.all; use IEEE.numeric_bit.all; use...
-
Seven Segment adalah suatu segmen- segmen yang digunakan menampilkan angka. Seven segmen ini tersusun atas 7 batang LED yang disusun membe...
-
TUGAS 3 Bhs. INDONESIA P aragraf adalah suatu bagian dari bab pada sebuah karangan atau karya ilmiah yang mana cara penulisannya harus di...
-
Sebuah contoh program vhdl dari D flip-flop edge triggered positif dengan asynchronous Reset:
0 komentar:
Posting Komentar